资讯中心

　　6月30日消息，新思科技(Synopsys)近日宣布，其广泛的DesignWare®接口、逻辑库、嵌入式存储器和PVT监控IP核解决方案协助20多家前沿半导体公司在台积电N5制程上实现一次性流片成功。这些客户选择DesignWare IP核解决方案，以满足面向先进汽车高级辅助驾驶系统 (ADAS, Advanced Driver Assistant System)和信息娱乐、AI加速器、服务器、网络和移动等系统级芯片 (SoC) 设计所需的严格功耗、性能和面积(PPA)要求。新思科技DesignWare IP核和VC验证IP核获得广泛采用并协助众多客户实现芯片成功，给开发者带来充足信心，使其放心集成该IP核，并可显著降低SoC的集成风险。
 

　　台积电设计基础设施管理事业部副总经理Suk Lee表示：“台积电与新思科技长期密切合作，让我们的共同客户能够受益于台积电前沿制程技术和新思科技的的广泛高质量IP核组合的强强联合。新思科技面向台积电N5制程的DesignWare IP核是优于同类的前沿晶圆厂解决方案，可协助开发者实现理想PPA、快速交付差异化产品并实现量产，同时获得N5制程所带来的全部优势。”
 

　　新思科技IP核营销和战略高级副总裁John Koeter表示：“数十年来，新思科技一直与台积电通力合作，提供功能丰富的硅验证IP核，协助开发者采用台积电N5和N3等前沿制程技术以满足汽车、高性能计算和AI设计等应用的数据密集型需求。众多客户在台积电N5制程上广泛采用新思科技的DesignWare IP核组合，充分彰显了客户对新思科技IP核的持续信任，能够协助他们降低整合风险并加速将产品推向市场。”
 

　　新思科技广泛的DesignWare IP核组合包括逻辑库、嵌入式存储器、IO、PVT监视器、嵌入式测试、模拟IP、接口IP、安全IP、嵌入式处理器和子系统。为加速原型设计、软件开发以及将IP核整合进芯片，新思科技IP Accelerated计划提供IP原型设计套件、IP软件开发套件和IP核子系统。我们对IP质量的广泛投资、全面的技术支持可使开发者降低整合风险，并加快上市时间。
 

　　供货情况和资源
 

　　*目前可提供以下面向台积电N5制程的DesignWare IP核：eUSB2、USB 2.0、USB 3.1、USB-C 3.1、USB-C 3.1/DP、PCIe 3.0/5.0、112G Ethernet、HBI Die-to-Die、LPDDR5/4/4X、DDR5/4、HBM2E、MIPI C-PHY/D-PHY、Multi-Protocol 32G PHY、逻辑库、嵌入式存储器、片内传感和PVT监控。
 

　　*2021年下半年可提供以下面向台积电N5制程的DesignWare IP核：USB-C 3.2、USB 4.0、PCIe 4.0、112G USR/XSR Die-to-Die、Multi-Protocol 16G PHY、HDMI 2.1、DisplayPort、MIPI M-PHY。
 

　　(原标题：新思科技DesignWare IP基于台积电N5制程技术 助力客户连续实现一次流片成功)